

Versuch: D1 Gatter und Flipflops

Vorbemerkung

Es ist nicht beabsichtigt, daß Sie einfach eine vorgegebene Versuchsanordnung abarbeiten. Sie sollen die hier angewendeten Zusammenhänge erkennen und verstehen. Dazu kann es sinnvoll sein, den vorgeschlagenen Aufbau oder einzelne Parameter zu ändern und die resultierenden Ergebnisse zu betrachten. Scheuen Sie sich also nicht, „herumzuspielen“. Allerdings ist reines Probieren „blind“, Sie müssen versuchen, die Effekte auch theoretisch, durch Nachdenken und Nachrechnen, zu verstehen.

Ziel dieses Versuches:

- Kennenlernen des Experimentiersystems
- WWT-Aufnahme einfacher Logikgatter
- Aufbau einiger zusammengesetzter Schaltkreise

Vorkenntnisse:

Wahrheitstabelle von einfachen Gattern, das Verhalten von diversen Flipflops kennenlernen..

Inhalte:

Logische Gatter, einfache logische Schaltungen, RS-FF, getaktete RS-FF, JK-FF,

benötigte Hilfsmittel

Protokollbuch (DIN A4-Kladde, kariert), Millimeterpapier

1 Vorarbeiten (vor dem Versuch zu Hause):

Lesen Sie diese Anleitung sorgfältig durch.

Schreiben Sie zusätzlich zu den üblichen Angaben in ihr Protokollbuch:

- die WWT für UND, ODER, NAND, NOR, XOR
- zeichnen Sie Halb- und Volladdierer mit ihren WWT, welche Bausteine müssen in den Schaltbildern auf Seite 4 eingefügt werden?
- erläutern (mit WWT) und zeichnen Sie den Multiplexer aus dem letzten Kapitel.
- zeichnen Sie die beiden RS-FF-Typen und schreiben Sie deren Zustandstabelle, beschreiben Sie, wieviel Zustände getestet werden müssen, um die Funktion des RS-FF zu überprüfen
- zeichnen Sie einen JK-FF aus getakteten RS-FFs und schreiben Sie die Zustandstabelle,
- Welcher Zustand heißt Toggle-Zustand

Diese Vorarbeiten werden überprüft, bevor Sie die Versuche beginnen dürfen.

Bemerkung:

In den Anleitungen werden Sie oft den Ausdruck lesen: *Testen Sie die Schaltung.*

Damit ist bei digitalen Schaltungen gemeint:

- überlegen Sie sich, wie viel unterschiedliche Zustände die Schaltung haben kann,
- notieren Sie die dazugehörige (theoretische) WWT,
- überprüfen Sie (experimentell), welche Zustände die Schaltung tatsächlich einnimmt
- Vergleichen Sie die experimentellen und die erwarteten (theoretischen) Werte
- Stellen Sie fest, ob beide übereinstimmen.

2 Einführung

Alle logischen Verknüpfungen, die Sie in der Vorlesung kennengelernt haben, können auch durch elektronische Schaltungen realisiert werden. Im einfachsten Fall kann dies durch elektrische Schalter geschehen. Ein UND-Verknüpfung ist dann die Reihenschaltung, eine ODER-Verknüpfung die Parallelschaltung von zwei Schaltern. Die moderne Realisierung geschieht natürlich durch integrierte Schaltungen. Diese IC' s werden Sie im Laufe der Vorlesung noch kennenlernen. Für die Durchführung dieses Praktikums wird jedoch von der konkreten Form der Schaltungen abgesehen. Nur die logische Funktion wird betrachtet werden.

Die elektrischen Eigenschaften der Gatter dürfen aber beim Aufbau einer Schaltung nicht außer Acht gelassen werden. Bei den im Praktikum verwendeten TTL-Bausteinen sind insbesondere folgende Größen wichtig:

typische TTL-Größen		Eingang	Ausgang
Betriebsspannung	+ 5V +- 5%		
Low-Level		0...0,8V, I<-1,6mA	0...0,4V, I<-16mA
High-Level		2,0...5,0V, I< 40µA	2,4...5,0V, I<400µA
Treiberfähigkeit			10
Signallaufzeiten	> 10 ns		
Leistungsaufnahme	> 10mW/Gatter		

3 Das Experimentiersystem

Es wird ein System mit Steckgehäusen benutzt. In jedem Gehäuse befindet sich eine Schaltung mit einem oder mehreren IC's. Die Spannungsversorgung wird über die rückwärtigen Stecker und das Steckbrett sichergestellt. Auf der Vorderseite der Gehäuse befinden sich die Ein- und Ausgänge sowie die Schaltsymbole der Gatter. Die Betriebsspannung wird über eine Adapter/Clock erzeugt. In diesem Gehäuse befinden sich ein Taster, mit dem manuell einzelne logische Impulse erzeugt werden, und eine Clock, die Rechteckpulse von 50/50Hz = 1Hz, 50/2Hz = 25Hz und 50/60Hz erzeugt.

Die Bausteine sind mit ihren englischen Bezeichnungen beschriftet. AND = UND, OR = ODER, NOT = Negation, NAND = negiertes UND, NOR = negiertes ODER, XOR = Exklusives ODER.

Logische Signale werden mit speziellen Schaltern eingegeben. Zur Anzeige logischer Zustände dienen LED' s, die am Ausgang des ersten Gatters in jedem Gehäuse angeschlossen sind.

3.1 Versuche zu den grundlegenden Gattern

-
- A Nehmen Sie für drei Bausteine ihrer Wahl die WWT auf.
- A Natürlich kann man auch Verbindungen hintereinander schalten. Bauen Sie die Schaltungen auf für $-a \cdot b$ und für $-(a+b)$. Zeichnen Sie die Schaltbilder und nehmen Sie die WWT' s auf. Welches Ergebnis erhalten Sie für die beiden Verknüpfungen?
- A Berechnen Sie die WWT' s und vergleichen Sie.
-

4 Elektrische Eigenschaften – Laufzeit (wird demonstriert)

Von den elektrischen Eigenschaften soll die Laufzeit untersucht werden. Da diese im Bereich 10ns liegen, können Sie mit unserem Equipment am besten untersucht werden, wenn mehrere Gatter in Reihe geschaltet werden und sich ihre Laufzeiten addieren. Aber auch dann muß noch ein schnelles Oszilloskop verwendet werden. Benutzen Sie als Signalquelle einen QUARTZ-OSCILLATOR Baustein. Er liefert sehr stabile Rechteckpulse von bis zu 2048 Hz. Bei der Laufzeitmessung ist die Frequenz unbedeutend, wichtig ist, daß die logischen Rechtecksignale gut definierte Flanken haben.

- A Wie groß ist die Anstiegszeit der Signalfanken (gemessen von 10% bis 90% des Maximums)?
- A Schalten Sie 4 Inverter in Reihe, legen Sie ein TTL-Signal an und bestimmen Sie die Verzögerungszeit eines Inverters.
- A Wiederholen Sie die Messung mit 4 in Reihe geschalteten UND's, deren Eingänge parallel geschaltet sind.
- A Vergleichen Sie die Laufzeiten von Inverter und UND.

5 Addierschaltungen

Natürlich kann man mit logischen Gattern auch rechnen. Dazu werden die beiden Zustände "Spannung hoch" = 1 und "Spannung niedrig" = 0 nicht als Wahrheitswerte, sondern als Repräsentationen der Dualzahlen 0 und 1 aufgefaßt. Zur Veranschaulichung der grundlegenden Arbeitsweise wird ein Halbaddierer aufgebaut.

Mit einem Halbaddierer wird die Summe von zwei (einstelligen) Dualzahlen gebildet. Diese Summe kann zweistellig sein. Jede der beiden Summenstellen wird als eigene Verknüpfung aufgefaßt, sie werden mit Summe (s) und Übertrag (ü) bezeichnet. Das prinzipielle Schaltbild sieht also wie folgt aus.




Abb. 1: Halbaddierer

- A Übertragen Sie die Tabelle für die Addition in eine WWT.

- A Bauen Sie die Schaltung mit den richtigen logischen Gattern für ü und s auf. Zeichnen Sie das Schaltbild und nehmen Sie die WWT auf.

In einem Volladdierer werden drei Binärzahlen addiert. Man benutzt dazu zwei Halbaddierer und ein weiteres logisches Gatter.




Abb. 2 Volladdierer

- A Welches Gatter bauen Sie ein?
- A Bauen sie die Schaltung auf und nehmen Sie die WWT auf.

6 Multiplexer


Bauen Sie eine Schaltung auf, die, von einem Steuereingang s gesteuert, einen von 2 Eingängen x und y auf den Ausgang z schaltet. D.h. also: wenn s=0 ist, soll z=x sein, wenn s=1 ist, soll z=y sein. Zeigen und protokollieren Sie, ob sie richtig funktioniert.

7 RS Flip Flops

Alle bisherigen Schaltnetze waren linear aufgebaut, es gab keine Verbindungen zwischen Ausgang eines Bausteins und dem Eingang diese Bausteins.

A Bauen Sie eine rückgekoppelte Schaltung mit NAND-Gliedern (Abb.1) auf.

A Protokollieren Sie, wie die Ausgangszustände von den Eingangszuständen abhängen. Von welchem Startzustand müssen Sie ausgehen, damit die Ausgänge eindeutig definiert sind. Versuchen Sie, alle möglichen Folgen von Systemzuständen zu erfassen. Wie können Sie dieses Verhalten in eine möglichst kurze Tabelle bringen?



A Beantworten sie die gleichen Fragen für eine RS-Flipflop aus NOR's. Warum ist die eingezeichnete Bezeichnungsweise für die Eingänge sinnvoll?

A Überprüfen Sie, welche Zustandstabelle die vorhandenen integrierten RS-FF haben.

8 JK-Flip Flop und 7-Segmentanzeige

Aus getakteten RS Flip Flops kann man einen Master Slave FF aufbauen, der aber immer noch einen dieser unerwünschten Signalzustände aufweist. Dies kann man verhindern, wenn man die Ausgänge noch einmal auf die Eingänge R S zurückführt. So erhält man einen JK-Flipflop. Er hat unter anderem den Toggle-Zustand, wenn $J=K=1$ ist. Dabei ändert sich bei jedem Takt der Ausgang. Damit arbeitet der JK-Flipflop als Takthalbierer. Das kann ausgenutzt werden, um einen Zähler aufzubauen.

A Bauen Sie aus 2 JK-Flipflop einen mod4 Zähler und testen Sie ihn.

Der Ausgangszustand wird hier binär angezeigt. Mit einer 7.Segment-Anzeige kann dies „schöner“ angezeigt werden. Im Experimentierset befindet sich das sog. LED-Display. Dies ist eine 7-Segment Anzeige mit einer internen Logikschaltung. Damit wird ein 4 Bit Datum, das an die linken Eingangsanschlüsse angelegt wird, als Hex-Zahl (0,1...8,9,A,B...F) angezeigt.

A Testen Sie die 7-Segmentanzeige, so dass Sie wissen, wie sie beschaltet werden muss.

A Verbinden Sie den mod-4 Zähler mit der 7-Segmentanzeige. (Achtung: der Zähler erzeugt ein 2 Bit Datum, die Anzeige benötigt 4 Bit. Wie müssen die restlichen Eingänge der Anzeige beschaltet werden? Mit 1 oder mit 0? Oder ganz anders? Testen Sie die Schaltung.

A Verändern Sie den Zähler jetzt so, dass er nur bis 2 einschließlich zählt (mod3 Zähler). Testen Sie die Schaltung.